Introducció als Computadors

Esteu aquí

Crèdits
7.5
Departament
AC
Tipus
Obligatòries
Requisits
Aquesta assignatura no té requisits
Sense tenir cap coneixement previ de circuits digitals, els estudiants arriben a comprendre en detall la construcció d'un computador senzill format per un processador RISC que consta d'unes 3.000 portes (NOT, AND i OR) i uns 100 biestables, una memòria principal i un subsistema d'entrada / sortida amb un teclat i una impressora. S'estudien les bases dels circuits digitals combinacionals i seqüencials, es construeixen processadors formats per una unitat de procés i una unitat de control ambdues específiques per a la resolució d'un sol problema i s'arriba al processador de l'ordinador fent generals la unitat de procés i la de control, creant un llenguatge màquina de 25 instruccions que serveix per a executar qualsevol programa que poguéssim escriure en un llenguatge d'alt nivell.
Web: https://atenea.upc.edu

Professors

Responsable

  • Juan J. Navarro Guerrero ( )

Altres

  • Alba Perez Vela ( )
  • Alberto Cabellos Aparicio ( )
  • Alex Pajuelo Gonzalez ( )
  • Enric Morancho Llena ( )
  • Josep Larriba Pey ( )
  • Josep Sole Clotet ( )
  • Josep Sole Pareta ( )
  • Josep-llorenç Cruz Diaz ( )
  • Luis Domingo Velasco Esteban ( )
  • Marc Gonzàlez Tallada ( )
  • Marc Ruiz Ramírez ( )
  • Thomas Dieter Grass ( )
  • Toni Cortés Rosselló ( )

Hores setmanals

Teoria
2
Problemes
2
Laboratori
1
Aprenentatge dirigit
0.5
Aprenentatge autònom
7

Competències

Competències Tècniques

Competències tècniques comunes

  • CT1 - Demostrar coneixement i comprensió de fets essencials, conceptes, principis i teories relatives a la informàtica i a les seves disciplines de referència.
    • CT1.1B - Demostrar coneixement i comprensió dels conceptes fonamentals de la programació i de l'estructura bàsica d'un computador. CEFB5. Coneixement de l'estructura, funcionament i interconnexió dels sistemes informàtics, i dels fonaments de la seva programació.
  • CT6 - Demostrar coneixement i comprensió del funcionament intern d'un computador i del funcionament de les comunicacions entre ordinadors.
    • CT6.2 - Demostrar coneixement, comprensió i capacitat d'avaluar l'estructura i l'arquitectura dels computadors, i els components bàsics que els componen.

Competències Transversals

ús solvent dels recursos d'informació

  • G6 - Gestionar l'adquisició, l'estructuració, l'anàlisi i la visualització de dades i d'informació de l'àmbit de l'enginyeria informàtica, i valorar de forma crítica els resultats d'aquesta gestió.
    • G6.1 - Identificar les necessitats pròpies d'informació i utilitzar les col·leccions, els espais i els serveis disponibles per a dissenyar i executar cerques simples adequades en l'àmbit temàtic. Classificar la informació recollida i sintetitzar-la. Valorar la propietat intel·lectual i citar adequadament les fonts.

Objectius

  1. Explicar amb paraules pròpies el funcionament d'un computador tipus Von Neuman: la seva estructura interna a nivell dels subsistemes processador, bus, memòria i entrada/sortida i l'execució d'un programa en llenguatge màquina. Explicar també les diferencies mes rellevants entre el llenguatge màquina dels computadors RISC i CISC.
    Related competences: CT1.1B,
  2. Definir el sistema de numeració convencional en base b per a la representació de nombres naturals i en particular en el cas binari (b=2) així com el sistema de representació de nombres enters en complement a dos (Ca2).
    Related competences: CT1.1B,
  3. Canviar la representació d'un nombre natural en base 2, 10 o 16 a una altra d'aquestes bases.
    Related competences: CT1.1B,
  4. Explicar que es un circuit lògic combinacional. Especificar la taula de la veritat de cadascuna de les portes lògiques bàsiques (Not, And, Or i Xor) i dels blocs multiplexor i descodificador.
    Related competences: CT6.2,
  5. Analitzar circuits combinacionals petits (obtenir la seva taula de la veritat i els temps de propagació, així com dibuixar cronogrames del seu funcionament).
    Related competences: CT6.2,
  6. Sintetitzar circuits combinacionals petits (obtenir un esquema lògic amb un dels següents conjunts de dispositius: portes Not, And i Or (en suma de minterms o en sumes de productes mínimes), un descodificador i portes Or o una memòria ROM i multiplexors.
    Related competences: CT6.2,
  7. Aplicar els algorismes aritmètics per a realitzar les operacions bàsiques (suma, resta, comparació i multiplicació i divisió per potencies de dos) sobre vectors de bits que representen nombres naturals en binari i nombres enters en complement a dos.
    Related competences: CT1.1B,
  8. Dibuixar l'esquema lògic intern de cadascun dels blocs combinacionals (circuits combinacionals que manipulen paraules de n bits) que realitzen les operacions aritmètiques bàsiques sobre nombres naturals representats en binari i nombres enters en complement a dos. Dibuixar també l'esquema lògic intern dels blocs que realitzen les operacions bàsiques bit a bit (Not, And, Or i Xor).
    Related competences: CT6.2,
  9. Explicar que es un circuit lògic seqüencial (cas general de Mealy i cas particular de Moore). Especificar el funcionament d'un biestable D activat per flac i el seu esquema lògic intern usant dos multiplexors.
    Related competences: CT6.2,
  10. Analitzar circuits seqüencials de Moore petits (obtenir el seu graf d'estats i el seu temps de cicle mínim, així com dibuixar cronogrames simplificats del seu funcionament).
    Related competences: CT6.2,
  11. Sintetitzar (amb el menor nombre de biestables D activats per flanc i qualsevol de les tècniques estudiades en síntesi de circuits
    combinacionals) petits circuits seqüencials de Moore.
    Related competences: CT6.2,
  12. Dissenyar processadors de propòsit específic que manipulin paraules de n bits formats per una unitat de procés (mitjançant un disseny ad-hoc amb blocs combinacionals i seqüencials) i una unitat de control (especificada mitjançant un graf d'estats de Moore).
    Related competences: CT6.2,
  13. Explicar el protocol de comunicació asíncron de quatre passos (Four-Phase Handshaking) i aplicar-lo en l'entrada i sortida de dades en processadors de propòsit específic.
    Related competences: CT6.2,
  14. Dibuixar l'estructura d'interconnexió de la unitat de procés general
    (UPG) a nivell de blocs i l'esquema lògic intern de cada bloc que la formen (banc de registres i unitat aritmètica lògica).
    Related competences: CT6.2,
  15. Dibuixar el graf d'estats de Moore de la unitat de control de propòsit específic per a que, junt amb la unitat de procés general (UPG), implementi una funcionalitat concreta.
    Related competences: CT6.2,
  16. Explicar els passos necessaris per transformar una unitat de control de propòsit específic (implementació d'un graf d'estats) en una unitat de control de propòsit general (UCG) que, junt amb la unitat de procés general (UPG), formarà un processador RISC senzill. Justificar i explicar la seqüenciació implícita i la codificació d'instruccions.
    Related competences: CT6.2,
  17. Justificar la necessitat d'una memòria de dades gran. Explicar el funcionament d'un bloc de memòria RAM mitjançant un cronograma de les seves senyals d'entrada i sortida (model simplificat).
    Related competences: CT6.2,
  18. Dibuixar l'esquema lògic intern d'un subsistema d'entrada/sortida senzill amb un teclat i una impressora.
    Related competences: CT6.2,
  19. Dibuixar l'esquema d'interconnexió dels subsistemes de memòria i d'entrada/sortida amb el processador (UCG+UPG) per formar un computador RISC senzill.
    Related competences: CT6.2,
  20. Definir el format en llenguatge màquina, la sintaxi en llenguatge assemblador i la semàntica (com modifica l'estat del computador) cadascuna de les instruccions d'un processador RISC senzill (amb una vintena d'instruccions).
    Related competences: CT6.2, CT1.1B,
  21. Indicar com queda modificat l'estat del computador (contingut de registres, memòria de dades i ports d'entrada i de sortida) després de l'execució de petits programes (10 instruccions màxim) escrits en llenguatge assemblador del computador RISC senzill.
    Related competences: CT6.2, CT1.1B,
  22. Escriure petits programes (10 instruccions màxim) en llenguatge assemblador del processador RISC senzill.
    Related competences: CT1.1B,
  23. Dibuixar l'esquema lògic a nivell de blocs d'un processador RISC senzill (i l'esquema intern de cada bloc mitjançant la interconnexió de blocs mes petits, fins el nivell de portes Not, And, Or o memòries ROM -indicant el seu contingut- i biestables D activats per flanc) tant per a la implementació unicicle (cada instrucció triga un únic cicle en
    executar-se) com per a la multicicle.
    Related competences: CT6.2,
  24. Indicar el valor d'algues senyals o busos de la Unitat de Procés i de la Unitat de Control del processador RISC senzill, abans del final de cada cicle, durant l'execució d'una seqüencia de dos o tres instruccions.
    Related competences: CT6.2,
  25. Proposar les modificacions oportunes tant de la implementació unicicle com de la multicicle d'un processador RISC senzill per a que pugui executar una nova instrucció de llenguatge màquina (de complexitat equivalent a les originals).
    Related competences: CT6.2,
  26. Dissenyar i analitzar circuits digitals utilitzant l'eina interactiva LogicWorks per fer el dibuix dels esquemes lògics del circuit (a blocs multinivell) i la seva simulació.
    Related competences: CT6.2,
  27. Per una part de l'assignatura, de la que no es proporciona documentació al alumne, aquest ha de ser capaç de cercar informació, classificar-la i sintetitzar-la per tal de presentar un document (de no mes de 5 pàgines) sobre aquest estudi de forma que l'ajudi a assolir l'auto-aprenentatge corresponent. En aquest document s'han de referenciar adequadament les fonts utilitzades i saber discriminar els indicis de qualitat d'aquestes.
    Related competences: G6.1,

Continguts

  1. Introducció
    Una breu introducció a la informació digital i la seva representació i als circuits digitals, processadors de propòsit específic i al computador (model de Von Neumann) així com al llenguatge màquina i assamblador i la seva relació amb els llenguatges d'alt nivell (compilació/traducció).
  2. Representació de nombres naturals
    Representació de nombres naturals en decimal i binari i la seva generalització al sistema convencional en base b. Hexadecimal. Rang de la representació. Algorisme d'extensió de rang. Canvis de base entre sistemes convencionals.
  3. Circuits lògics combinacionals
    Definició de circuit lògic combinacional. Cronogrames. Variables i funcions lògiques. Taula de veritat. Portes lògiques Not, And i Or. Esquema lògic d'un circuit. Regles d'interconecció per a construir circuits lógics combinacionals vàlids. Anàlisi lògica (de l'esquema a la taula de veritat). Síntesi (de la descripció funcional a la taula de veritat i d'aquesta última al circuit lògic): en suma de minterms, amb un decodificador i portes Or, amb una memòria ROM i síntesi mínima en producte de sumes usant mapes de Karnaugh. Anàlisi temporal (cronogrames i temps de propagació d'una entrada a una sortida).
  4. Blocs aritmètics combinacionals per a nombres natural
    Algorismes aritmètics de la suma, resta i multiplicació i divisió per potencies de dos nombres naturals representats en binari. Full-adder, Half¿adder i Full-sudstractor. Blocs combinacionals que implementen els algorismes aritmètics anteriors amb detecció de resultat no representable en n bits. Comparadors de igual, menor i menor o igual. Blocs combinacionals no aritmètics (operadors lògics bit a bit, disseny de multiplexors en arbre). Disseny de nous blocs aritmètics.
  5. Nombres enters: representació i blocs aritmètics combinacionals
    Representació de nombres enters. Complement a dos. Rang i algorisme d'extensió de rang. Canvi de representació per a nombres enters entre signe i magnitud en decimal i complement a dos. Algorismes aritmètics i blocs combinacionals que els implementen (amb detecció de resultat no representable en n bits): suma, canvi de signe, resta, multiplicació i divisió per potencies de dos i comparadors de menor i menor o igual. Sumador/restador amb detecció de resultat no representable per nombres naturals i enters.
  6. Circuits lògics seqüencials
    Necessitats de memòria i sincronització. Senyal de rellotge. Definició de circuit seqüencial síncron. El biestable D activat per flanc: definició i implementació amb dos multiplexors, temps de propagació i cronogrames. Regles d'interconnexió per construir circuits seqüencials vàlids. Estructura d'un circuit seqüencial (models de Mealy i de Moore). Taula de transicions i taula de sortides. Grafs d'estat per al model de Moore. Cronogrames simplificats. Anàlisi lògica: del circuit al graf d'estats. Síntesi: de l'especificació funcional al graf d'estats i d'aques darrer a l'esquema lògic del circuit amb el mínim nombre de biestables. Anàlisi temporal: camins crítics i temps de cicle mínim.
  7. Processadors de propòsit específic
    Introducció. Disseny de processadors de propòsit específic amb una unitat de procés (que processa paraules de n bits) i una unitat de control (que genera la paraula de control en cada cicle). La unitat de procés es dissenya ad-hoc mitjançant blocs combinacionals i seqüencials d'n bits. La unitat de control s'especifica mitjançant un graf d'estats de Moore. Exemples amb entrada i sortida de dades síncrona: sumar quatre nombres, calcular el MCD de dos nombres amb l'algorisme d'Euclides, etc. Protocol de comunicació asincrona per a l'entrada i sortida de dades: Handshaking de quatre fases. Exemples amb entrada i sortida asíncrones.
  8. Unitat de procés general
    Introducció: dels processadors de propòsit específic al processador de propòsit general. Banc de registres amb dos busos de lectura i un d'escriptura. Unitat aritmètic-lògica amb funcionalitat d'operacions lògiques bit a bit, operacions aritmètiques (suma, resta i multiplicacions i divisions per potències de dos per naturals i enters), comparacions (igual i menor i menor o igual per a naturals i enters) i moviment. Estructura de la Unitat de procés general (UPG). Connexionat entre la UPG i la Unitat de control: paraula de control i bit de condició de zero. Accions a realitzar en un d'aquest problema usant la UPG. Mnemotècnics de les accions (AND, OR, XOR, NOT, ADD, SUB, SHA, SHL, CMPLT, CMPLE, CMPEQ, CMPLTU, CMPLE, MOV, IN, OUT i NOP) i bits de la paraula de control associada. Accions amb valors immediats i accions que no modifiquen cap registre. Disseny de processadors de propòsit específic utilitzant la UPG (especificació de la unitat de control mitjançant un graf d'estats i la paraula de control mitjançant mnemotècnics). Espai d'adreces d'entrada / sortida i accions IN i OUT. Entrada i sortida de dades asíncrona mitjançant el protocol de handshaking de quatre fases. Exemples de disseny a partir d'un codi en un llenguatge d'alt nivell que especifica la funcionalitat del processador (sumador de quatre números, càlcul del MCD per l'algorisme d'Euclides, etc.).
  9. Unitat de control general
    Implementació inicial de la unitat de control (com qualsevol altre circuit seqüencial): amb un registre d'estat, una memòria ROM (on en cada paraula s'emmagatzemen els dos possibles estats següents, segons el bit de condició z, i la paraula de control que governarà a la UPG durant un cicle) i un multiplexor de busos per seleccionar l'estat següent segons z. Model de computador Von Neumann i Harvard. Memòria d'instruccions en ROM. Del graf d'estats al programa en llenguatge màquina / assemblador. Estructura definitiva de la unitat de control amb seqüenciament implícit, instruccions de 16 bits i descodificador d'instruccions per obtenir la paraula de control de 50 bits a partir dels 16 bits de la instrucció. Format (instruccions de 1, 2 o 3 registres) i codificació de les instruccions SISA. Tipus d'ús: aritmètic-lògiques i de comparació, de ruptura de seqüència, d'entrada sortida, de moviment (càrrega d'un registre amb una constant) i de suma d'una constant petita. Exemples de passar de grafs (que especifiquen una UC amb objectius específics que juntament amb la UPG executa un algorisme) a fragments de codi en llenguatge assamblador SISA per realitzar la mateixa funció (encara que generalment requereix més cicles).
  10. Memòria y entrada/sortida
    La memòria RAM, model senzill de funcionament (cronogrames de lectura i escriptura, temps d'accés per a una lectura i de set-up i amplada del pols del senyal de permís d'escriptura per a una escriptura). Espai d'adreces de memòria. Connexionat de la memòria de dades al processador. Instruccions de lectura (load, LD) i escriptura (store, ST): semàntica, format en llenguatge màquina i sintaxi en assemblador. Exemples de modificació de l'estat de l'ordinador d'instruccions concretes de load i store. Exemples de petits programes amb accés a memòria.
    Subsistema senzill d'entrada / sortida format per un teclat i una impressora amb efecte lateral de posada a zero del registre (port) d'estat en llegir (teclat) o escriure (impressora) el registre de dades. Entrada / sortida amb sincronització per enquesta. Exemples de petits programes amb entrada i sortida de dades.
  11. Llenguatge màquina y assamblador
    Repàs general del llenguatge màquina i assemblador SISA (25 instruccions) que s'ha definit en els dos temes anteriors. Exercicis sobre: a) acoblar i desacoblar codi SISA, b) com queda modificat l'estat de l'ordinador després d'executar una instrucció o un petit programa ic) escriure petits programes en llenguatge assamblador.
  12. Processador unicicle
    Completar alguns detalls de la implementació unicicle (SISC Harvard unicycle) del processador que executa programes en llenguatge màquina SISA que ja es va anar creant en els temes 8, 9 i 10: a) petita modificació de l'ALU de la UPG per poder executar les instruccions de moviment immediatament als 8 bits de més pes d'un registre MOVHI, b) un únic bus d'adreces per a l'espai d'entrada i de sortida ic) disseny del descodificador d'instruccions (per obtenir la paraula de control de 46 bits a partir de la instrucció de 16 bits) mitjançant una petita memòria ROM i alguns multiplexors i portes. Contingut de la ROM de l'descodificador d'instruccions. Restriccions temporals dels senyals de permís d'escriptura en memòria i entrada / sortida de dades. Exemples de modificació del disseny del SISC Harvard unicycle perquè pugui executar, a més de les 25 instruccions originals, alguna altra instrucció nova. Càlcul del camí crític de l'ordinador unicicle i temps de cicle mínim. Temps d'execució de petits programes.
  13. Processador multicicle
    Introducció: justificació de la implementació multicicle (SISC Harvard multicycle) davant de la unicicle (SISC Harvard unicycle). Modificacions en la unitat de control del processador. Disseny de la unitat de control seqüencial: graf d'estats i implementació. Restriccions temporals dels senyals de permís d'escriptura en memòria i entrada / sortida de dades. Exemples de modificació del disseny del SISC Harvard multicycle perquè pugui executar, a més de les 25 instruccions originals, alguna altra instrucció nova. Càlcul del camí crític de l'ordinador multicicle i temps de cicle mínim. Temps d'execució de petits programes.

Activitats

Teoria i problemes dels temes 1 i 2

Participar activament en una sessió de classe expositiva-participativa de 2 hores de teoria i problemes. (2 hores). Estudiar a casa el tema assignat (1,5 hores). Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (1,5 hores).
Teoria
1
Problemes
1
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
3
Objectius: 1 2 3
Continguts:

Pràctica 0

Preparar la pràctica abans de la sessió de laboratori i completar l'informe previ per lliurar-lo a l'inici de la sessió (1.5 hores). Participar activament en la sessió de laboratori. Realitzar el control previ, fer la pràctica i emplenar i lliurar l'informe final (1 hora).
Teoria
0
Problemes
0
Laboratori
2
Aprenentatge dirigit
0
Aprenentatge autònom
1
Objectius: 26
Continguts:

Pràctica 1

Preparar la pràctica abans de la sessió de laboratori i completar l'informe previ per lliurar-lo a l'inici de la sessió (3 hores). Participar activament en la sessió de laboratori. Realitzar el control previ, fer la pràctica i emplenar i lliurar l'informe final (2 hores).
Teoria
0
Problemes
0
Laboratori
2
Aprenentatge dirigit
0
Aprenentatge autònom
3
Objectius: 26
Continguts:

Teoria i problemes del tema 3

Participar activament en 3 sessions de classe expositiva-participativa de 2 hores de teoria i problemes cadascuna (6 hores). Estudiar a casa el tema assignat (4,5 hores). Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (4,5 hores).
Teoria
3
Problemes
3
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
9
Objectius: 4 5 6
Continguts:

Teoria i problemes del tema 4

Participar activament en 2 sessions de classe expositiva-participativa de 2 hores de teoria i problemes cadascuna (4 hores). Estudiar a casa el tema assignat (3 hores). Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (3 hores).
Teoria
2
Problemes
2
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
6
Objectius: 7 8
Continguts:

Teoria y problemes del tema 5

Participar activament en una sessió de classe expositiva-participativa de 2 hores de teoria i problemes. (2 hores) Estudiar a casa el tema assignat (1,5 hores) Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (1,5 hores)
Teoria
1
Problemes
1
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
3
Objectius: 7 8
Continguts:

Teoria y problemes del tema 6

Participar activament en 3 sessions de classe expositiva-participativa de 2 hores de teoria i problemes cadascuna (6 hores). Estudiar a casa el tema assignat (4,5 hores). Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (4,5 hores).
Teoria
3
Problemes
3
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
9
Objectius: 9 10 11
Continguts:

Pràctica 2

Preparar la pràctica abans de la sessió de laboratori i completar l'informe previ per lliurar-lo a l'inici de la sessió (3 hores). Participar activament en la sessió de laboratori. Realitzar el control previ, fer la pràctica i emplenar i lliurar l'informe final (2 hores).
Teoria
0
Problemes
0
Laboratori
2
Aprenentatge dirigit
0
Aprenentatge autònom
3
Objectius: 26
Continguts:

Teoria y problemes del tema 7

Participar activament en 2 sessions de classe expositiva-participativa de 2 hores de teoria i problemes cadascuna (4 hores). Estudiar a casa el tema assignat (3 hores). Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (3 hores).
Teoria
2
Problemes
2
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
6
Objectius: 12 13
Continguts:

Pràctica 3

Preparar la pràctica abans de la sessió de laboratori i completar l'informe previ per lliurar-lo a l'inici de la sessió (3 hores). Participar activament en la sessió de laboratori. Realitzar el control previ, fer la pràctica i emplenar i lliurar l'informe final (2 hores).
Teoria
0
Problemes
0
Laboratori
2
Aprenentatge dirigit
0
Aprenentatge autònom
3
Objectius: 26
Continguts:

Recuperació de teoria (si es necessari) i realització de problemes dels temes 4, 5, 6 i 7

Participar activament en una sessió de classe de 2 hores de problemes (o de recuperació de teoria si es necessari) (2 hores).
Teoria
1
Problemes
1
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
2
Objectius: 7 8 9 10 11 12 13
Continguts:

Pràctica 4

Preparar la pràctica abans de la sessió de laboratori i completar l'informe previ per lliurar-lo a l'inici de la sessió (3 hores). Participar activament en la sessió de laboratori. Realitzar el control previ, fer la pràctica i emplenar i lliurar l'informe final (2 hores).
Teoria
0
Problemes
0
Laboratori
2
Aprenentatge dirigit
0
Aprenentatge autònom
3
Objectius: 26
Continguts:

Teoria y problemes del tema 8

Participar activament en 3 sessions de classe expositiva-participativa de 2 hores de teoria i problemes cadascuna (6 hores). Estudiar a casa el tema assignat (4,5 hores). Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (4,5 hores).
Teoria
3
Problemes
3
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
9
Objectius: 14 15
Continguts:

Pràctica 5

Preparar la pràctica abans de la sessió de laboratori i completar l'informe previ per lliurar-lo a l'inici de la sessió (3 hores). Participar activament en la sessió de laboratori. Realitzar el control previ, fer la pràctica i emplenar i lliurar l'informe final (2 hores).
Teoria
0
Problemes
0
Laboratori
2
Aprenentatge dirigit
0
Aprenentatge autònom
3
Objectius: 26
Continguts:

Teoria y problemes del tema 9

Participar activament en 2 sessions de classe expositiva-participativa de 2 hores de teoria i problemes cadascuna (4 hores). Estudiar a casa el tema assignat (3 hores). Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (3 hores).
Teoria
2
Problemes
2
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
6
Objectius: 16 20 21
Continguts:

Teoria y problemes del tema 10

Participar activament en 2 sessions de classe expositiva-participativa de 2 hores de teoria i problemes cadascuna (4 hores). Estudiar a casa el tema assignat (3 hores). Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (3 hores).
Teoria
2
Problemes
2
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
6
Objectius: 17 18 19 20 21
Continguts:

Recuperació de teoria (si es necessari) i realització de problemes dels temes 8, 9 y 10

Participar activament en 1 sessió de classe de 2 hores de problemes (o de recuperació de teoria si es necessari) (2 hores).
Teoria
1
Problemes
1
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
2
Objectius: 14 15 16 17 18 19 20 21 22

Teoria y problemes del tema 11

Participar activament en una sessió de classe expositiva-participativa de 2 hores de teoria i problemes. (2 hores) Estudiar a casa el tema assignat (1,5 hores) Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (1,5 hores)
Teoria
1
Problemes
1
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
3
Objectius: 20 21 22
Continguts:

Teoria y problemes del tema 12

Participar activament en 2 sessions de classe expositiva-participativa de 2 hores de teoria i problemes cadascuna (4 hores). Estudiar a casa el tema assignat (3 hores). Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (3 hores).
Teoria
2
Problemes
2
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
6
Objectius: 23 24 25
Continguts:

Pràctica 6

Preparar la pràctica abans de la sessió de laboratori i completar l'informe previ per lliurar-lo a l'inici de la sessió (3 hores). Participar activament en la sessió de laboratori. Realitzar el control previ, fer la pràctica i emplenar i lliurar l'informe final (3 hores).
Teoria
0
Problemes
0
Laboratori
3
Aprenentatge dirigit
0
Aprenentatge autònom
3
Objectius: 26
Continguts:

Teoria y problemes del tema 13

Participar activament en 2 sessions de classe expositiva-participativa de 2 hores de teoria i problemes cadascuna (4 hores). Estudiar a casa el tema assignat (3 hores). Realitzar els exercicis del tema (ETs) de lliurament electrònic (mitjançant qüestionaris a Atenea) i de lliurament en paper (a l'inici de cada classe de teoria i problemes) (3 hores).
Teoria
2
Problemes
2
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
6
Objectius: 23 24 25
Continguts:

Recuperació de teoria (si es necessari) i realització de problemes dels temes 11, 12 y 13

Participar activament en 3 sessions de classe participativa de 2 hores de problemes (o de recuperació de teoria si es necessari) (6 hores).
Teoria
2
Problemes
4
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
4
Objectius: 20 21 22 23 24 25
Continguts:

Treball per a avaluar la competència d'ús solvent dels recursos de l'informació

Assistir a la sessió presencial de 2 hores (2 hores). Realitzar el treball (6 hores).
Teoria
2
Problemes
0
Laboratori
0
Aprenentatge dirigit
0
Aprenentatge autònom
6
Objectius: 27

Metodologia docent

Metodologia docent

El mètode docent de l'assignatura segueix el que s'ha denominat en l'ICE de la UPC com a mètode Pigmalió, que es pot resumir en 10 punts. L'assignatura té (la informació detallada es troba en el curs d'Atenea, la guia docent és un resum):

1. Una meta final ambiciosa. Els estudiants passen de no saber res de circuits digitals ni de com està construït per dins un ordinador a dissenyar amb tot detall un ordinador que està format per unes 3.000 portes lògiques. Això és un element de motivació important.

2. Un llistat amb els 100 objectius específics/operatius d'aprenentatge (el que els alumnes han de ser capaços de fer al final del curs). Són objectius avaluables (es pot saber si un estudiant els ha aconseguit o
no) i tenim el compromís de no avaluar cap objectiu que no estigui en aquesta llista.

3. Un programa detallat d'activitats: el que els alumnes han de fer a classe i sobretot fora de classe. Després de cada classe de dues hores de teoria i problemes han d'estudiar 1,5 hores i han de resoldre una col.lecció d'exercicis que els portarà aproximadament 1,5 hores (aquests exercicis són qüestionaris Moodle de lliurament electrònic i altres més complexos de lliurament en paper) i que han de lliurar a l'inici de la següent classe.

4. El programa d'activitats té passos assequibles i, de mica en mica, es van assolint els 100 objectius específics de l'assignatura (el final ambiciós motiva i els passos assequibles fan viable el camí).

5. El resultat de cada activitat del programa es materialitza en un lliurament, que posa de manifest si l'alumne ha fet la tasca. Es donen les solucions dels exercicis i problemes i també es donen els criteris de qualitat per a avaluar-los.

6. Mecanismes de feedback a temps (en base a les entregues del curs) perquè l'estudiant sàpiga com va (i el professor també): 1) Els estudiants poden saber immediatament si cada pregunta del qüestionari Moodle que han resolt està bé o malament i poden contestar les vegades que ho desitgin fins respondre correctament. 2) A l'inici de cada classe s'aclareixen dubtes dels exercicis Moodle i es corregeixen els problemes de lliurament en paper que han fet a casa, sabent si ho han fet bé o malament. 3) A cada classe l'alumne haurà de resoldre exercicis de forma individual o en grup que li indicaràn com va. 4) Hi ha quatre exàmens/controls de teoria i problemes i sis de laboratori distribuïts durant tot el curs, que també donen feedback a temps.

7. Es preparen accions específiques per als alumnes que tenen més dificultats (i també per als més avançats): consultes particulars, tallers per a la realització de problemes, etc.

8. S'utilitzen tècniques d'aprenentatge cooperatiu per motivar als alumnes a realitzar les activitats. A les classes de teoria i problemes es fan servir tècniques d'aprenentatge actiu fent que les exposicions del professor siguin curtes i que els estudiants hagin de treballar també a classe.

9. El mètode de qualificació és un estímul més per recórrer el camí, per fer les activitats a temps, i per tant per aprendre.

10. Hi ha un pla de recollida sistemàtica de dades sobre la evolució del curs, i es fan servir aquestes dades com a motor d'un procés de millora continuada.

Mètode d'avaluació

Qualificació:

La Nota Final (NF) de l'assignatura s'obté ponderant la Nota de Teoria i Problemes (NTP) i la nota de les pràctiques de Laboratori (NL):

NF = 0.8 NTP + 0.2 NL

La NTP es pot obtenir mitjançant la avaluació contínua o mitjançant l'Examen Final. L'assignatura està planificada de forma que, ens condicions normals, pugui ser aprovada per avaluació contínua. Tot i això, si algun alumne no pot participar en les activitats requerides per l'avaluació contínua (o si no aconsegueixi aprovar l'avaluació contínua) pot obtenir la nota NTP directament de l'Examen Final.

Nota de Teoria i Problemes (NTP) per avaluació contínua:

La NTP s'obté a partir de ponderar 4 notes (N1, ¿, N4). La nota Nk (per k=1, ¿, 4) és la qualificació obtinguda en l'examen Ek (el qual es realitza en el període de classes, i fora de l'horari habitual) sempre i quan l'alumne hagi entregat satisfactòriament un 80% de les entregues sobre els temes/objectius avaluats. En el cas de no arribar al 80%, Nk serà 0. Les entregues inclouen tant la realització a temps (i a casa) dels exercicis i problemes proposats després de cada sessió de teoria i problemes, com aquells exercicis i problemes realitzats a la pròpia classe¿aquelles classes en les que es treballen els temes/objectius avaluats a l'examen Ek.

Els pesos que ponderen cada nota Nk són proporcionals a les hores de treball que l'estudiant dedica a realitzar les activitats planificades per tal d'aconseguir els objectius avaluats, així com de la importància relativa de tals objectius dins de l'assignatura.

NTP = 0.05 x N1 + 0.30 x N2 + 0.25 x N3 + 0.40 x N4

La nota de Laboratori (NL):

La nota NL s'obté fent la mitja aritmètica de les notes de cada una de les 6 pràctiques de laboratori, avaluades en cadascuna de les sessions de laboratori (la pràctica 0 no s'avalua). La nota de cada pràctica de laboratori Li (NLi per i=1...6) es calcula usant la següent fórmula:

NLi = 0.65 x PPi + 0.35 IFi si s'entrega l'informe previ complet a l'inici de la sessió

NLi = 0 si no s'entrega

On:

PPi és la nota de la prova prèvia individual (d'uns 15 minuts de duració), la qual es realitza a l'inici de la sessió i que consisteix en preguntes semblants a les de l'informe previ.

IFi és la nota de l'informe final realitzat durant la sessió de laboratori.

Nota Final:

Al finalitzar les classes, després d'uns pocs dies de l'examen E4, l'alumne sabrà si ha aprovat l'assignatura mitjançant l'avaluació contínua de teoria i problemes, i l'avaluació del laboratori (NF>=5). En cas d'aprovar, ja no cal que l'alumne realitzi l'Examen Final.

Si no ha aprovat l'assignatura per avaluació contínua, l'alumne pot obtenir la nota NTP a través de l'Examen Final. La nota final de l'assignatura es calcularà amb la mateixa ponderació (80% NTP i 20% NL) utilitzada pels alumnes que varen aprovar mitjançant l'avaluació contínua, fent servir com a nota NTP la màxima nota entre la provinent de l'avaluació contínua i la provinent de l'Examen Final.

Si hi ha un alumne que ha aprovat l'assignatura per avaluació contínua i que desitja realitzar l'Examen Final, aquest haurà d'avisar al coordinador de l'assignatura per correu electrònic, com a mínim, una setmana abans de la data de l'Examen Final. (Aquesta condició és necessària per tal de poder planificar l'examen en funció del nombre màxim d'alumnes que es presentaran). En aquesta situació, també es farà servir com a nota NTP la màxima nota entre la provinent de l'avaluació contínua i la nota provinent de l'Examen Final.

L'assignatura es qualificarà amb NP (no presentat) si l'estudiant no ha participat a cap dels següents actes d'avaluació:
exàmens E3 i E4, pràctiques de laboratori L3, L4, L5 i L6 i examen final.

Bibliografia

Bàsica:

Complementaria:

Web links

  • Curso Moodle "Introducció als computadors" donde se encuentra toda la información de la asignatura incluidos los apuntes de teoría, problemas y prácticas de laboratorio así como los cuestionarios electónicos que deben entregar los alumnos después de cada sesión de clase. http://atenea.upc.edu

Capacitats prèvies

Les pròpies d'un estudiant que comença un primer curs del grau en Enginyeria Informàtica.