Este es un curso de máster sobre la evolución de la arquitectura de computadores y los factores que han influenciado el diseño de los elementos de hardware y software de los sistemas actuales. El curso tiene un énfasis especial en las decisiones de diseño desde un punto de vista coste / rendimiento. El curso cubre los aspectos fundamentales del diseño de procesadores actual: rendimiento y coste, juego de instrucciones, segmentación, caches, memoria física, apoyo a la memoria virtual, procesadores superescalares y ejecución fuera de orden.
Profesorado
Responsable
Roger Espasa Sans (
)
Horas semanales
Teoría
2
Problemas
1
Laboratorio
1
Aprendizaje dirigido
0
Aprendizaje autónomo
5.33
Competencias
Competencias Técnicas de cada especialidad
High performance computing
CEE4.1 - Capacidad de analizar, evaluar y diseñar computadores y proponer nuevas técnicas de mejora en su arquitectura.
Competencias Técnicas Genéricas
Genéricas
CG5 - Capacidad para aplicar soluciones innovadoras y realizar avances en el conocimiento que exploten los nuevos paradigmas de la Informática, particularmente en entornos distribuidos.
Competencias Transversales
Razonamiento
CTR6 - Capacidad de razonamiento crítico, lógico y matemático. Capacidad para resolver problemas dentro de su área de estudio. Capacidad de abstracción: capacidad de crear y utilizar modelos que reflejen situaciones reales. Capacidad de diseñar y realizar experimentos sencillos, y analizar e interpretar sus resultados. Capacidad de análisis, síntesis y evaluación.
Básicas
CB6 - Que los estudiantes sepan aplicar los conocimientos adquiridos y su capacidad de resolución de problemas en entornos nuevos o poco conocidos dentro de contextos más amplios (o multidisciplinares) relacionados con su área de estudio.
Objetivos
Comprensión a nivel básico de la microarquitectura de un procesador.
Competencias relacionadas:
CEE4.1,
Capacitación para evaluar cuantitativamente el rendimiento de un procesador.
Competencias relacionadas:
CEE4.1,
CTR6,
Comprensión de las técnicas de concurrencia transparentes al programador de lenguaje máquina que utilizan los procesadores para reducir el tiempo de ejecución.
Competencias relacionadas:
CEE4.1,
CG5,
Conocimiento de algún lenguaje de descripción del hardware (VHDL) y aplicación en el diseño de sistemas digitales.
Competencias relacionadas:
CEE4.1,
CB6,
Contenidos
1. Von-Neumann Architecture and performance
Von Neumann machine, performance metrics and technology outlook
2. Linearly pipelined processor
Datapath. Structural, Control and Data Hazards.
3. Techniques to increase the number of instructions executed per unit of time
Static code planification, shortcircuits.
4. Techniques to reduce the effective latency of memory
Caches. Store and Load management.
5. Multicicle Pipelined Processor and Software Optimizations
Multicicle pipeline. Datapath with multiple pipelines. Software transformations to increase the instruction level parallelism.
Branch Prediction and Exception Handling
Static and Dynamic Branch Prediction. Speculative Execution, Precise Exception handling.
Superscalar and out-of-order processors
Register Renaming. Out-of-Order handling.
Actividades
ActividadActo evaluativo
Design Tools and Simulators
Learn the design and simulation tools. The student will cover the building blocks of the datapath of a microprocessor. Objetivos:1234 Contenidos: