Verificación de Procesadores

• Horas semanales
• Objetivos
• Contenidos
• Actividades
• Metodología docente
• Método de evaluación
• Bibliografía
• Capacidades previas

Profesorado

Responsable

• Jesus Sanchez Navarro ( )

Horas semanales

Objetivos

1. Entender e implementar un plan de verificación y un banco de pruebas, y ejecutarlo.
   Competencias relacionadas: CG4, CEE4.1, CB7, CTR3,
2. Ser capaz de proporcionar y defender el plan de verificación y sus fases de ejecución.
   Competencias relacionadas: CB8, CTR3, CTR5,
3. Utilizar las herramientas EDA necesarias para llevar a cabo el proyecto.
   Competencias relacionadas: CB7, CTR5,

Contenidos

1. Introducción a la verificación pre-silicio
   Por qué la verificación es crítica en el diseño moderno. Panorama general del flujo de verificación. El papel de la verificación en el diseño de microprocesadores.
2. Planificación de verificación y bancos de pruebas
   Plan de verificación y objetivos de cobertura. Arquitectura del banco de pruebas. Monitores, verificadores y comparadores de datos.
3. SystemVerilog para la verificación (SVV)
   Conceptos básicos de SystemVerilog para el diseño de bancos de pruebas. Interfaces y bloques de sincronización. Aleatorización y restricciones. Clases, herencia y polimorfismo. Transacciones (TLM).
4. Pruebas dirigidas y aleatorizadas
   Metodologías de pruebas dirigidas. Generación aleatorizada de pruebas. Análisis de cobertura de pruebas. Estrategias de depuración. Variación de estímulos. Predicción vs. aleatoriedad. Restricciones en la generación de pruebas.
5. Aserciones y cobertura funcional
   Aserciones inmediatas vs. concurrentes. Sintaxis y ejemplos de SVA (SystemVerilog Assertions). Cobertura funcional vs. cobertura de código. Verificación basada en cobertura.
6. Introducción a UVM (Universal Verification Methodology)
   Objetivos y estructura de UVM. Componentes de UVM. Mecanismos de fábrica, configuración y objeción.
7. Bancos de pruebas y secuenciación con UVM
   Fases y flujo de pruebas en UVM. Secuencias y elementos de secuencia. Creación de pruebas reutilizables. Depuración y salida de simulación.
8. Desafíos específicos de verificación de procesadores
   Verificación de tuberías de CPU y lógica de control. Verificación a nivel de instrucción y arquitectónica. Manejo de interrupciones, excepciones y riesgos. Pruebas de conformidad con la ISA.
9. Técnicas de verificación formal
   Descripción general de la verificación de modelos y la demostración de teoremas. Comprobación de equivalencia. Comprobación de modelos acotados. Casos de uso y limitaciones en el diseño de microprocesadores.
10. Verificación de rendimiento y consumo de energía
    Conceptos de simulación consciente de la energía. Estados funcionales vs. estados de bajo consumo. Modelado de rendimiento.
11. Estrategias de depuración y cierre de cobertura
    Interpretación de informes de cobertura funcional/código. Optimización de pruebas para la cobertura. Técnicas de depuración y análisis gráfica de las señales.
12. Tendencias y estudios de casos reales
    Últimas tendencias en verificación (RISC-V, verificación basada en ML, herramientas formales). Revisión de estudios de casos reales de verificación de CPU.
13. Introducción a la validación post-silicio
    Cómo se detectan y corrigen los errores en hardware real. Herramientas y metodologías.

Actividades

Actividad Acto evaluativo

Metodología docente

Método de evaluación

Bibliografía

Básica:

• SystemVerilog for Verification: A Guide to Learning the Testbench Language Features - Spear, Chris ; Tumbush, Greg, Springer Nature, 3rd ed. 2012. ISBN: 9781461407157
  https://discovery.upc.edu/discovery/fulldisplay?docid=cdi_springer_books_10_1007_9 78_1_4614_0715_7&context=PC&vid=34CSUC_UPC:VU1&lang=ca
• The UVM primer : an introduction to the Universal Verification Methodology - Salemi, Ray, Boston Light Press, 2013. ISBN: 9780974164939
  https://discovery.upc.edu/discovery/fulldisplay?docid=alma991005224879506711&con text=L&vid=34CSUC_UPC:VU1&lang=ca

Capacidades previas