Anar a: Buscar
FIB > Els estudis > Pla 91 > Pàgines de les assignatures > Departament AC > MP Castellano | English
AAD
AC
ASO
ASSO
AV
CASO
CBXC
DAC
DSO
DVLSI
EC1
EC2
EISO
IC
ISO
MP
SAC
SC
SO
SPD
STD
XC



Multiprocessadors (MP)




Professors Responsables: JESUS LABARTA MANCHO (jesusac.upc.edu)
Crèdits: 6.0 (3.0 T 1.5 P 1.5 L)

Departament: AC

Tipus d'assignatura

Optativa per la EI , ETIS

Requisits de l'assignatura

AC - Pre-correquisit per la EI , ETIS


Objectius docents

La replicación de procesadores autónomos (unidades de control
independientes) en un computador da lugar a los sistemas multiprocesadores. El
objetivo es estudiar los problemas de interconexión (comunicación),
sincronización y coherencia de información entre varios
procesadores cuando éstos cooperan para reducir el tiempo de
ejecución de un programa. Asimismo, se muestra cómo obtener
rendimiento con varios procesadores de forma transparente al programador cuando
los programas se especifican en un lenguaje secuencial.

Programa

1. Introducción a los sistemas multiprocesadores
- Factores que limitan el rendimiento de otras arquitecturas

- Ley de Amdahl

2. Tipos de sistemas multiprocesadores
- Sistemas multiprocesadores con memoria compartida

- Sistemas multiprocesadores con memoria distribuida (multicomputadores)

3. Sistemas multiprocesadores con memoria compartida
- Medida de prestaciones

- Redes de interconexión

- Mecanismo de sincronización

- Jerarquía de memoria y coherencia

- Técnicas de programación

- Paralelización de bucles

4. Multicomputadores
- Medida de prestaciones

- Redes de interconexión

- Mecanismo de sincronización

- Encaminamiento de mensajes

- Memoria virtual compartida

- Técnicas de programación

Avaluació


La nota final se obtendrá a partir de:
  Laboratorio ( 15 %)
  Una prueba durante el curso ( 25 %)
  Exámen ( 60 %)
En cada acto de evaluación se incluyen todos los temas desarrollados
hasta la fecha.

Bibliografia

Bibliografia bàsica

- WOLFE, M. Multiprocessor Synchronization for Concurrent Loops IEEE Software, January, pp. 34-42.
- STENSTROM, A. A Survey of Cache Coherence Schemes for Multiprocessors IEEE Computer, June 1990
- VALERO, M. et al. Redes de interconexión para sistemas multiprocesadores Mundo Electrónico, septiembre 1983
- KAI HWANG Advanced Computer Architecture McGraw Hill, 1993

Bibliografia complementària

- PADUA, D.A., WOLFE, M. J. Advanced Compiler Optimizations for Supercomputers Communications of the ACM, vol. 29, n. 12, december 1986
- STONE, H.S High Performance Computer Architecture Addison-Wesley, 1987
- WILSON, A.W., Jr Hierarchical Cache/bus Architecture for Shared Memory Multiprocessors Proc. 14 th Symp. Comp. Architecture, june 1987
- ALMASI, G.S. GOTTLIEB; A Highly Parallel Computing The Benjamin/Cummings Publishing Company.,



versió per imprimir